

This Page Is Inserted by IFW Operations
and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

**As rescanning documents *will not* correct images,
please do not report the images to the
Image Problem Mailbox.**

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Applicant : Shunpei YAMAZAKI et al. Art Unit : Unknown
Serial No. : Not yet assigned Examiner : Unknown
Filed : March 27, 2001
Title : SELF-LIGHT EMITTING DEVICE AND METHOD OF MANUFACTURING
THE SAME

Commissioner for Patents
Washington, D.C. 20231



#3
J. Scott
8-9-01

TRANSMITTAL OF PRIORITY DOCUMENT UNDER 35 USC §119

Applicant hereby confirms his claim of priority under 35 USC §119 from the following application: Japan Application No. 2000-087355 filed March 27, 2000. A certified copy of each application from which priority is claimed is submitted herewith.

Please apply any charges or credits to Deposit Account No. 06-1050.

Respectfully submitted,

Date: March 27, 2001

William D. Hare
William D. Hare
Reg. No. 44,739

Fish & Richardson P.C.
601 Thirteenth Street, NW
Washington, DC 20005
Telephone: (202) 783-5070
Facsimile: (202) 783-2331

日 本 国 特 許 庁

PATENT OFFICE
JAPANESE GOVERNMENT

JCS18 U.S. PTO
09/817675
03/27/01

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日

Date of Application:

2000年 3月27日

出 願 番 号

Application Number:

特願2000-087355

出 願 人


Applicant(s):

株式会社半導体エネルギー研究所

2001年 2月 2日

特許庁長官
Commissioner,
Patent Office

及 川 耕 造



出証番号 出証特2001-3004109

【書類名】 特許願

【整理番号】 P004798

【提出日】 平成12年 3月27日

【あて先】 特許庁長官 殿

【国際特許分類】 H01L 21/00

【発明者】

 【住所又は居所】 神奈川県厚木市長谷 3 9 8 番地 株式会社半導体エネルギー研究所内

 【氏名】 山崎 舜平

【発明者】

 【住所又は居所】 神奈川県厚木市長谷 3 9 8 番地 株式会社半導体エネルギー研究所内

 【氏名】 石丸 典子

【特許出願人】

 【識別番号】 000153878

 【氏名又は名称】 株式会社半導体エネルギー研究所

 【代表者】 山崎 舜平

【手数料の表示】

 【予納台帳番号】 002543

 【納付金額】 21,000円

【提出物件の目録】

 【物件名】 明細書 1

 【物件名】 図面 1

 【物件名】 要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 自発光装置及びその作製方法

【特許請求の範囲】

【請求項 1】

E L 素子を覆うようにバリア層が設けられ、前記バリア層の上にカバー層が設けられていることを特徴とする自発光装置。

【請求項 2】

E L 素子の上にカバー層が設けられ、前記カバー層を覆うようにバリア層が設けられていることを特徴とする自発光装置。

【請求項 3】

請求項 1 又は請求項 2 において、前記バリア層が窒化珪素、酸化タンタル、窒化アルミニウムもしくは炭素からなることを特徴とする自発光装置。

【請求項 4】

請求項 1 乃至請求項 3 のいずれか一において、前記カバー層は有機樹脂からなることを特徴とする自発光装置。

【請求項 5】

請求項 1 乃至請求項 4 のいずれか一において、前記カバー層の膜厚は $0.1 \mu\text{m}$ ～ $20 \mu\text{m}$ であることを特徴とする自発光装置。

【請求項 6】

請求項 1 乃至請求項 5 のいずれか一に記載の自発光装置を用いた電気器具。

【請求項 7】

E L 層、陰極、バリア層及びカバー層を同一の成膜装置で形成することを特徴とする自発光装置の作製方法。

【請求項 8】

請求項 7 において、前記 E L 層と前記カバー層を同一の方法で形成することを特徴とする自発光装置の作製方法。

【請求項 9】

請求項 8 において、前記 E L 層及び前記カバー層を電界塗布法により形成することを特徴とする自発光装置の作製方法。

【請求項 1 0】

請求項 8 において、前記 E L 層及び前記カバー層をインクジェット法により形成することを特徴とする自発光装置の作製方法。

【発明の詳細な説明】

【 0 0 0 1】

【発明の属する技術分野】

本発明は、陽極、陰極及びそれらの間に E L (Electro Luminescence) が得られる発光性有機材料（以下、有機 E L 材料という）を挟んだ構造でなる E L 素子を絶縁体上に形成した自発光装置及びその自発光装置を表示部（表示ディスプレイまたは表示モニター）として有する電気器具の作製方法に関する。なお、上記自発光装置は O L E D (Organic Light Emitting Diodes) ともいう。

【 0 0 0 2】

【従来の技術】

近年、発光性有機材料の E L 現象を利用した自発光素子として E L 素子を用いた表示装置（自発光装置）の開発が進んでいる。自発光装置は自発光型であるため、液晶表示装置のようなバックライトが不要であり、さらに視野角が広いことから電気器具の表示部として有望視されている。

【 0 0 0 3】

自発光装置にはパッシブ型（単純マトリクス型）とアクティブ型（アクティブマトリクス型）の 2 種類があり、どちらも盛んに開発が行われている。特に現在はアクティブマトリクス型自発光装置が注目されている。また、E L 素子の中心とも言える E L 層となる E L 材料は、低分子系有機 E L 材料と高分子系（ポリマー系）有機 E L 材料とがそれぞれ研究されているが、低分子有機 E L 材料よりも取り扱いが容易で耐熱性の高いポリマー系有機 E L 材料が注目されている。

【 0 0 0 4】

ポリマー系有機 E L 材料の成膜方法としては、電界により制御して塗布する方法やセイコーエプソン株式会社が提唱するインクジェット法が挙げられる。

【 0 0 0 5】

【発明が解決しようとする課題】

本発明はE L層及びカバー層を同一の方法を用いて形成するというものである。なお、カバー層とは、陽極、E L層及び陰極からなるE L素子の陰極上に形成する有機樹脂からなるものであり、このカバー層を設けることでT F Tまたは、E L素子の応力緩和に効果的である。さらに水分や酸素のE L層への進入を防ぐことができ、これによりE L層の劣化を防ぐことができる。

なお、本発明は、同一のマルチチャンバー内でE L層から陰極、バリア層およびカバー層までを連続的に処理することを課題とする。また、本発明では、所望の位置に制御性良くカバー層を形成することを課題とする。さらに、このような手段を用いた自発光装置及びその作製方法を提供するとともに、このような自発光装置を表示部として有する電気器具を提供することを課題とする。

【0006】

【課題を解決するための手段】

上記課題を達成するために用いるマルチチャンバーとは、E L層及びカバー層を電界塗布法又は、インクジェット法で塗布形成するための塗布室と陰極を蒸着法で形成するための蒸着室と窒化珪素や酸化タンタルからなるバリア層を形成するためのスパッタリング室を有する成膜装置である。

【0007】

なお、本発明において、E L材料を溶媒に溶解させた溶液を塗布してE L層を形成する場合には、この溶液を材料室に備える。本明細書中では、この溶液を塗布液という。そして、塗布液が霧状になり電荷を持つと、電極により与えられる電界に制御され、基板上の塗布位置に成膜される。

【0008】

又、カバー層は、有機樹脂からなる有機樹脂液を材料室に備えておき、これをE L層形成と同様の方法で塗布し形成する。

【0009】

【発明の実施の形態】

ここで本発明の実施の形態について図1を用いて説明する。

図1(A)に示すように、E L層、陰極、バリア層及びカバー層を連続的に同一のマルチチャンバーで形成することができる。

【0010】

なお、バリア層とは水分や酸素のEL層への進入を防ぐために設ける無機材料で形成されるパッシベーション膜のことをいう。

【0011】

まず、塗布室で電界塗布法又は、インクジェット方式を用いてEL層を形成する。次に蒸着室で陰極を蒸着法により形成させ、さらにこの陰極上にバリア層として窒化珪素、酸化タンタル、窒化アルミニウムもしくは炭素からなるダイヤモンドライクカーボン(DLC)といった無機材料からなる無機膜をスパッタリング法やプラズマCVD法を用いて形成する。

最後に、バリア層の上にEL層を形成したときと同様に塗布室でインクジェット法によりカバー層を形成することで自発光装置の封止構造を完成することができる。

【0012】

以上説明したように、EL層及びカバー層を形成するときに同じ方法を用いているために所望の位置のみに選択的に膜を形成することができ、同一チャンバー内で処理することが可能である。

【0013】

本発明において形成する積層膜の断面構造を図1(B)に示す。図1(B)において101はガラス基板であり、102は電流制御用TFTである。さらに、103は、電流制御用TFTに電氣的に接続された透明性の導電膜からなる画素電極である。画素電極103上には、EL層104を前に述べたような方法で形成する。さらに、EL層104上に、陰極105を蒸着法で形成する。

【0014】

さらに、陰極105上に窒化珪素、酸化タンタルまたは、炭素からなるDLC膜といった無機膜からなるバリア層106を形成した後、有機樹脂膜でなるカバー層107をEL層と同様の塗布方法で形成する。

【0015】

図1(C)には、EL層及びカバー層107を形成する際に電界で塗布液を制御して塗布する電界塗布法を示す。

図 1 (C) において、1 1 0 は、図 1 (B) に示す積層構造のうちバリア層まで形成した基板である。また、1 1 1 は、カバー層を形成するための有機樹脂液が備えられている材料室である。材料室 1 1 1 には、超音波振動子 1 1 2 を設け、有機樹脂液が放出される材料室 1 1 1 の先端のノズル 1 1 3 には、電極 1 1 4 を設ける。

【0 0 1 6】

本発明の場合、有機樹脂液は材料室 1 1 1 で超音波振動子 1 1 2 に与えられる超音波振動により霧状になる。ここで霧状になった有機樹脂液は材料室 1 1 1 のノズル 1 1 3 に設けた電極 1 1 4 により帯電して帯電粒子となり、アクティブマトリクス基板 1 1 0 上の所望の位置に成膜される。

【0 0 1 7】

帯電粒子となった有機樹脂を、引き出し電極 1 1 5 がノズル 1 1 3 から引き出し、加速電極 1 1 6 が飛翔方向に加速し、さらに制御電極 1 1 7 が塗布位置を制御して基板 1 1 0 の所望の位置に塗布する。

【0 0 1 8】

これにより、図 1 (B) に示すような積層構造を同一のマルチチャンバー内で形成することができ自発光装置の封止構造が完成する。

【0 0 1 9】

〔実施例 1〕

本発明における自発光装置の画素部の断面図を図 2 に、その上面図を図 3 (A) に、その回路構成を図 3 (B) に示す。実際には画素がストライプ状に複数配列されて画素部（画像表示部）が形成される。なお、図 3 (A) を A-A' で切断した断面図が図 2 に相当する。従って図 2 及び図 3 で共通の符号を用いているので、適宜両図面を参照すると良い。また、図 3 の上面図では二つの画素を図示しているが、どちらも同じ構造である。

【0 0 2 0】

図 2 において、1 1 は基板、1 2 は下地となる絶縁膜（以下、下地膜という）である。基板 1 1 としてはガラス、ガラスセラミックス、石英、シリコン、セラミックス、金属若しくはプラスチックでなる基板を用いることができる。

【0021】

また、下地膜12は特に可動イオンを含む基板や導電性を有する基板を用いる場合に有効であるが、石英基板には設けなくても構わない。下地膜12としては、珪素（シリコン）を含む絶縁膜を用いれば良い。なお、本明細書において「珪素を含む絶縁膜」とは、具体的には酸化珪素膜、窒化珪素膜若しくは窒化酸化珪素膜（ SiO_xN_y で示される）など珪素、酸素若しくは窒素を所定の割合で含む絶縁膜を指す。

【0022】

また、下地膜12に放熱効果を持たせることによりTFTの発熱を発散させることはTFTの劣化又はEL素子の劣化を防ぐためにも有効である。放熱効果を持たせるには公知のあらゆる材料を用いることができる。

【0023】

ここでは画素内に二つのTFTを形成している。201はスイッチング用TFTであり、nチャネル型TFTで形成され、202は電流制御用TFTであり、pチャネル型TFTで形成されている。

【0024】

ただし、本発明において、スイッチング用TFTをnチャネル型TFT、電流制御用TFTをpチャネル型TFTに限定する必要はなく、スイッチング用TFTをpチャネル型TFT、電流制御用TFTをnチャネル型TFTにしたり、両方ともnチャネル型又pチャネル型TFTを用いることも可能である。

【0025】

スイッチング用TFT201は、ソース領域13、ドレイン領域14、LDD領域15a～15d、高濃度不純物領域16及びチャネル形成領域17a、17bを含む活性層、ゲート絶縁膜18、ゲート電極19a、19b、第1層間絶縁膜20、ソース配線21並びにドレイン配線22を有して形成される。

【0026】

また、図3に示すように、ゲート電極19a、19bは別の材料（ゲート電極19a、19bよりも低抵抗な材料）で形成されたゲート配線211によって電氣的に接続されたダブルゲート構造となっている。勿論、ダブルゲート構造だけでな

く、シングルゲートもしくはトリプルゲート構造といったいわゆるマルチゲート構造（直列に接続された二つ以上のチャネル形成領域を有する活性層を含む構造）であっても良い。マルチゲート構造はオフ電流値を低減する上で極めて有効であり、本発明では画素のスイッチング素子 2 0 1 をマルチゲート構造とすることによりオフ電流値の低いスイッチング素子を実現している。

【 0 0 2 7 】

また、活性層は結晶構造を含む半導体膜で形成される。即ち、単結晶半導体膜でも良いし、多結晶半導体膜や微結晶半導体膜でも良い。また、ゲート絶縁膜 1 8 は珪素を含む絶縁膜で形成すれば良い。また、ゲート電極、ソース配線若しくはドレイン配線としてはあらゆる導電膜を用いることができる。

【 0 0 2 8 】

さらに、スイッチング用 T F T 2 0 1 においては、L D D 領域 1 5 a ~ 1 5 d は、ゲート絶縁膜 1 8 を挟んでゲート電極 1 9 a、1 9 b と重ならないように設ける。このような構造はオフ電流値を低減する上で非常に効果的である。

【 0 0 2 9 】

なお、チャネル形成領域と L D D 領域との間にオフセット領域（チャネル形成領域と同一組成の半導体層でなり、ゲート電圧が印加されない領域）を設けることはオフ電流値を下げる上でさらに好ましい。また、二つ以上のゲート電極を有するマルチゲート構造の場合、チャネル形成領域の間に設けられた高濃度不純物領域がオフ電流値の低減に効果的である。

【 0 0 3 0 】

次に、電流制御用 T F T 2 0 2 は、ソース領域 3 1、ドレイン領域 3 2 及びチャネル形成領域 3 4 を含む活性層、ゲート絶縁膜 1 8、ゲート電極 3 5、第 1 層間絶縁膜 2 0、ソース配線 3 6 並びにドレイン配線 3 7 を有して形成される。なお、ゲート電極 3 5 はシングルゲート構造となっているが、マルチゲート構造であっても良い。

【 0 0 3 1 】

図 2 に示すように、スイッチング用 T F T のドレインは電流制御用 T F T 2 0 2 のゲートに接続されている。具体的には電流制御用 T F T 2 0 2 のゲート電極

35はスイッチング用TFT201のドレイン領域14とドレイン配線（接続配線とも言える）22を介して電氣的に接続されている。また、ソース配線36は電源供給線212に接続される。

【0032】

電流制御用TFT202はEL素子203に注入される電流量を制御するための素子であるが、EL素子の劣化を考慮するとあまり多くの電流を流すことは好ましくない。そのため、電流制御用TFT202に過剰な電流が流れないように、チャネル長（L）は長めに設計することが好ましい。望ましくは一画素あたり0.5～2 μ A（好ましくは1～1.5 μ A）となるようにする。

【0033】

また、スイッチング用TFT201に形成されるLDD領域の長さ（幅）は0.5～3.5 μ m、代表的には2.0～2.5 μ mとすれば良い。

【0034】

また、図3に示すように電流制御用TFT202のゲート電極35を含む配線は、50で示される領域に形成された電流制御用TFT202のソース及びドレインを形成する半導体膜と同時に形成される半導体膜と50で示される領域で絶縁膜を挟んで重なる。このとき50で示される領域では、保持容量（コンデンサ）が形成される。保持容量50は電源供給線212と電氣的に接続された半導体膜51、ゲート絶縁膜と同一層の絶縁膜（図示せず）及び電源供給線212で形成される容量も保持容量として用いることが可能である。

この保持容量50は、電流制御用TFT202のゲート電極35にかかる電圧を保持するためのコンデンサとして機能する。

【0035】

また、流しうる電流量を多くするという観点から見れば、電流制御用TFT202の活性層（特にチャネル形成領域）の膜厚を厚くする（好ましくは50～100nm、さらに好ましくは60～80nm）ことも有効である。逆に、スイッチング用TFT201の場合はオフ電流値を小さくするという観点から見れば、活性層（特にチャネル形成領域）の膜厚を薄くする（好ましくは20～50nm、さらに好ましくは25～40nm）ことも有効である。

【 0 0 3 6 】

次に、38は第1パッシベーション膜であり、膜厚は10nm～1μm（好ましくは200～500nm）とすれば良い。材料としては、珪素を含む絶縁膜（特に窒化酸化珪素膜又は窒化珪素膜が好ましい）を用いることができる。

【 0 0 3 7 】

第1パッシベーション膜38の上には、各TFTを覆うような形で第2層間絶縁膜（平坦化膜と言っても良い）39を形成し、TFTによってできる段差の平坦化を行う。第2層間絶縁膜39としては、有機樹脂膜が好ましく、ポリイミド、ポリアミド、アクリル樹脂、BCB（ベンゾシクロブテン）等を用いると良い。勿論、十分な平坦化が可能であれば、無機膜を用いても良い。

【 0 0 3 8 】

第2層間絶縁膜39によってTFTによる段差を平坦化することは非常に重要である。後に形成されるEL層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、EL層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。

【 0 0 3 9 】

また、40は透明導電膜でなる画素電極（EL素子の陽極に相当する）であり、第2層間絶縁膜39及び第1パッシベーション膜38にコンタクトホール（開孔）を開けた後、形成された開口部において電流制御用TFT202のドレイン配線37に接続されるように形成される。

【 0 0 4 0 】

本実施形態では、画素電極として酸化インジウムと酸化スズの化合物でなる導電膜を用いる。また、これに少量のガリウムを添加しても良い。さらに酸化インジウムと酸化亜鉛との化合物や酸化亜鉛と酸化ガリウムの化合物を用いることもできる。

【 0 0 4 1 】

画素電極を形成したら、樹脂材料でなるバンク41を形成する。バンクは、1～2μm厚のアクリル樹脂または、ポリイミド膜をパターニングして形成すればよい。このバンク41は、画素列と画素列の間にストライプ状に形成される。本

実施例ではソース配線 2 1 に沿って形成するがゲート配線 3 5 に沿って形成しても良い。

【 0 0 4 2 】

次に E L 層 4 2 が図 1 (C) で説明したような電界塗布法により形成される。なお、ここでは一画素しか図示していないが、R (赤)、G (緑)、B (青) の各色に対応した E L 層が形成される。

【 0 0 4 3 】

E L 層を形成する有機 E L 材料としてはポリマー系材料を用いる。代表的なポリマー系材料としては、ポリパラフェニレンビニレン (P P V) 系、ポリビニルカルバゾール (P V K) 系、ポリフルオレン系などが挙げられる。


【 0 0 4 4 】

なお、P P V 系有機 E L 材料としては様々な型のものがあるが、例えば以下のような分子式が発表されている。

(「H. Shenk, H. Becker, O. Gelsen, E. Kluge, W. Kreuder, and H. Spreitzer, "Polymers for Light Emitting Diodes", Euro Display, Proceedings, 1999, p.33-37」)


【 0 0 4 5 】

【化 1】



【 0 0 4 6 】

【化 2】




【 0 0 4 7 】

また、特開平 1 0 - 9 2 5 7 6 号公報に記載された分子式のポリフェニルビニルを用いることもできる。分子式は以下のようになる。


【 0 0 4 8 】

【化 3】



【 0 0 4 9 】

【化 4】




【0 0 5 0】

また、P V K系有機E L材料としては以下のような分子式がある。

【0 0 5 1】

【化 5】



【0 0 5 2】

ポリマー系有機E L材料はポリマーの状態では溶媒に溶かして塗布することもできるし、モノマーの状態では溶媒に溶かして塗布した後に重合することもできる。モノマーの状態では塗布した場合、まずポリマー前駆体が形成され、真空中で加熱することにより重合してポリマーになる。

【0 0 5 3】

具体的なE L層としては、赤色に発光するE L層にはシアノポリフェニレンビニレン、緑色に発光するE L層にはポリフェニレンビニレン、青色に発光するE

L層にはポリフェニレンビニレン若しくはポリアルキルフェニレンを用いれば良い。膜厚は30～150nm（好ましくは40～100nm）とすれば良い。

【0054】

但し、以上の例は本発明のEL層として用いることのできる有機EL材料の一例であって、これに限定する必要はまったくない。本発明では有機EL材料と溶媒との混合物を電界塗布方式により塗布して、溶媒を揮発させて除去することによりEL層を形成する。従って、溶媒を揮発させる際にEL層のガラス転移温度を超えない組み合わせであれば如何なる有機EL材料を用いても良いし、ここでは述べなかったような低分子EL材料を用いたり、低分子材料と高分子材料を併せて用いて形成させても良い。

【0055】

また、代表的な溶媒としてはトルエン、キシレン、クロロベンゼン、ジクロロベンゼン、アニソール、クロロフォルム、ジクロロメタン、 γ ブチルラクトン、ブチルセルソルブ、シクロヘキサン、NMP（N-メチル-2-ピロリドン）、シクロヘキサノン、ジオキサンまたは、THF（テトラヒドロフラン）が挙げられる。なお、前出のEL材料を上記の溶媒に溶解させた溶液を本明細書中では、塗布液と呼ぶ。また、塗布液の粘性は、 $1 \times 10^{-3} \sim 3 \times 10^{-2} \text{ Pa} \cdot \text{s}$ であることが好ましい。

【0056】

まず、図1（C）に示すように材料室111に備えられた塗布液が超音波振動子112により霧状になる。これがノズル113に設けられている電極114による電界の影響で塗布液が帯電粒子となると引き出し電極115によりノズル113から引き出される。引き出された塗布液は、加速電極116により加速された後、制御電極117により制御され所望の位置に塗布される。これによりEL層を形成する。なお、この塗布液が材料室111から飛び出す瞬間にノズル113に取り付けられている電極114に与えられる電界の影響で塗布液が帯電し、帯電粒子となる。

【0057】

本発明においては、まず、材料室111に備えられている赤色EL層用塗布液

を霧状にして電界で制御して塗布することで、画素上の赤色に発光する画素列を形成することができる。次に基板を隣の画素列方向に3列分移動しながら2列おきに赤色に発光する画素列を形成する。次に、材料室111に備えられている緑色EL層用塗布液を同様に塗布させ、緑色に発光すべき画素列を2列おきに形成する。さらに材料室111に備えられている青色EL層用塗布液を同様に塗布させ、青色に発光すべき画素列を形成する。

【0058】

以上の操作を行うことで、赤、緑、青と3列にストライプ状に並んだ画素列を基板上に複数形成させることができる。

【0059】

なお、EL層用塗布液を備えている材料室111は、EL層用塗布液の種類を変える度に一緒に変えても良いし、材料室を変えずにEL層用塗布液のみを入れ替えて用いても良い。また、材料室111に取り付けられているノズル113は、一つに限られることなく二つ以上であっても良い。

【0060】

また、ここでは用いていないが材料室111と基板の間にマスクを備えてマスクを介して基板上に塗布液が塗布される位置を制御してもよい。なお、材料室111及びマスクを別々に設けても良いが、一体形成して装置化しても良い。

【0061】

さらに、EL層42を形成する際、EL層は水分や酸素の存在によって容易に劣化してしまうため、処理雰囲気は水分や酸素の少ない雰囲気とし、窒素やアルゴンといった不活性ガス中で行うことが望ましい。さらに処理雰囲気としては、塗布液の蒸発速度を制御できることから塗布液作製に用いた溶媒雰囲気にするのも良い。

【0062】

以上のようにしてEL層42を形成したら、次に遮光性導電膜からなる陰極43及び保護電極が形成される。本実施例では陰極43として、MgAgでなる導電膜を用い、保護電極44としてアルミニウムからなる導電膜を用いる。

【0063】

なお、上述のようにEL層は熱に弱いので、陰極43はなるべく低温（好ましくは室温から120℃までの温度範囲）で成膜するのが望ましい。従って、プラズマCVD法、スパッタリング法が望ましい成膜方法と言える。又、ここまで完成したものを本明細書中では、アクティブマトリクス基板という。

【0064】

本発明においては、このアクティブマトリクス基板上に窒化珪素、酸化タンタル及びまたは炭素といった無機膜からなるバリア層45を形成させた後、有機樹脂膜からなるカバー層46を図1（C）で説明したような電界塗布法で形成する。このときカバー層46を形成するために用いる有機樹脂液の粘性は、 $1 \times 10^{-3} \sim 3 \times 10^{-2} \text{ Pa} \cdot \text{s}$ であることが好ましい。又、このとき形成されるカバー層の膜厚は $0.1 \mu\text{m} \sim 20 \mu\text{m}$ が好ましいが、塗布と乾燥を繰り返すことで膜厚をこれ以上に厚くすることも可能である。

【0065】

カバー層46を形成させた時点で自発光装置の封止が完了したことになるが、カバー層46の上にガラス基板、石英基板またはプラスチック基板といった封止基板を設けて封止構造を完成してもよい。なお、このときカバー層46にアクティブマトリクス基板と封止基板を密着させるための接着剤としての役割を持たせても良い。

【0066】

なお、ここでEL層の劣化の原因となる水分または酸素に対する対策として有機樹脂膜からなるカバー層内に酸化バリウムといった乾燥剤や酸化防止剤を加えておくことも可能である。

【0067】

〔実施例2〕

本発明の実施例における画素部とその周辺に設けられる駆動回路部のTFTを同時に作製する方法について図4～図6を用いて説明する。但し、説明を簡単にするために、駆動回路に関しては基本回路であるCMOS回路を図示することとする。

【0068】

まず、図4（A）に示すように、ガラス基板300上に下地膜301を300nmの厚さに形成する。本実施例では下地膜301として100nm厚の窒化酸化珪素膜と200nmの窒化酸化珪素膜とを積層して用いる。この時、ガラス基板300に接する方の窒素濃度を10～25wt%としておく和良好的。もちろん下地膜を設けずに石英基板上に直接素子を形成しても良い。

【0069】

次に下地膜301の上に50nmの厚さの非晶質珪素膜（図示せず）を公知の成膜法で形成する。なお、非晶質珪素膜に限定する必要はなく、非晶質構造を含む半導体膜（微結晶半導体膜を含む）であれば良い。さらに非晶質シリコンゲルマニウム膜などの非晶質構造を含む化合物半導体膜でも良い。また、膜厚は20～100nmの厚さであれば良い。

【0070】

そして、公知の技術により非晶質珪素膜を結晶化し、結晶質珪素膜（多結晶シリコン膜若しくはポリシリコン膜ともいう）302を形成する。公知の結晶化方法としては、電熱炉を使用した熱結晶化方法、レーザー光を用いたレーザーアニール結晶化法、赤外光を用いたランプアニール結晶化法がある。本実施例では、XeClガスを用いたエキシマレーザー光を用いて結晶化する。

【0071】

なお、本実施例では線状に加工したパルス発振型のエキシマレーザー光を用いるが、矩形であっても良いし、連続発振型のアルゴンレーザー光や連続発振型のエキシマレーザー光を用いることもできる。

【0072】

本実施例では結晶質珪素膜をTFTの活性層として用いるが、非晶質珪素膜を用いることも可能である。また、オフ電流を低減する必要のあるスイッチング用TFTの活性層を非晶質珪素膜で形成し、電流制御用TFTの活性層を結晶質珪素膜で形成することも可能である。非晶質珪素膜はキャリア移動度が低いため電流を流しにくくオフ電流が流れにくい。即ち、電流を流しにくい非晶質珪素膜と電流を流しやすい結晶質珪素膜の両者の利点を生かすことができる。

【0073】

次に、図 4 (B) に示すように、結晶質珪素膜 3 0 2 上に酸化珪素膜でなる保護膜 3 0 3 を 1 3 0 n m の厚さに形成する。この厚さは 1 0 0 ~ 2 0 0 n m (好ましくは 1 3 0 ~ 1 7 0 n m) の範囲で選べば良い。また、珪素を含む絶縁膜であれば他の膜でも良い。この保護膜 3 0 3 は不純物を添加する際に結晶質珪素膜が直接プラズマに曝されないようにするためと、微妙な濃度制御を可能にするために設ける。

【 0 0 7 4 】

そして、その上にレジストマスク 3 0 4 a、3 0 4 b を形成し、保護膜 3 0 3 を介して n 型を付与する不純物元素 (以下、n 型不純物元素という) を添加する。なお、n 型不純物元素としては、代表的には 1 5 族に属する元素、典型的にはリン又は砒素を用いることができる。なお、本実施例ではホスフィン (PH_3) を質量分離しないでプラズマ励起したプラズマ (イオン) ドーピング法を用い、リンを $1 \times 10^{18} \text{atoms/cm}^3$ の濃度で添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。

【 0 0 7 5 】

この工程により形成される n 型不純物領域 3 0 5 には、n 型不純物元素が $2 \times 10^{16} \sim 5 \times 10^{19} \text{atoms/cm}^3$ (代表的には $5 \times 10^{17} \sim 5 \times 10^{18} \text{atoms/cm}^3$) の濃度で含まれるようにドーズ量を調節する。

【 0 0 7 6 】

次に、図 4 (C) に示すように、保護膜 3 0 3 およびレジスト 3 0 4 a、3 0 4 b を除去し、添加した 1 5 族に属する元素の活性化を行う。活性化手段は公知の技術を用いれば良いが、本実施例ではエキシマレーザー光の照射により活性化する。勿論、パルス発振型でも連続発振型でも良いし、エキシマレーザー光に限定する必要はない。但し、添加された不純物元素の活性化が目的であるので、結晶質珪素膜が溶融しない程度のエネルギーで照射することが好ましい。なお、保護膜 3 0 3 をつけたままレーザー光を照射しても良い。

【 0 0 7 7 】

なお、このレーザー光による不純物元素の活性化に際して、熱処理による活性化を併用しても構わない。熱処理による活性化を行う場合は、基板の耐熱性を考

慮して450～550℃程度の熱処理を行えば良い。

【0078】

この工程によりn型不純物領域305の端部、即ち、n型不純物領域305、の周囲に存在するn型不純物元素を添加していない領域との境界部（接合部）が明確になる。このことは、後にTFTが完成した時点において、LDD領域とチャネル形成領域とが非常に良好な接合部を形成しうることを意味する。

【0079】

次に、図4（D）に示すように、結晶質珪素膜の不要な部分を除去して、島状の半導体膜（以下、活性層という）306～309を形成する。

【0080】

次に、図4（E）に示すように、活性層306～309を覆ってゲート絶縁膜310を形成する。ゲート絶縁膜310としては、10～200nm、好ましくは50～150nmの厚さの珪素を含む絶縁膜を用いれば良い。これは単層構造でも積層構造でも良い。本実施例では110nm厚の窒化酸化珪素膜を用いる。

【0081】

次に、200～400nm厚の導電膜を形成し、パターニングしてゲート電極311～315を形成する。このゲート電極311～315の端部をテーパー状にすることもできる。なお、本実施例ではゲート電極と、ゲート電極に電氣的に接続された引き回しのための配線（以下、ゲート配線という）とを別の材料で形成する。具体的にはゲート電極よりも低抵抗な材料をゲート配線として用いる。これは、ゲート電極としては微細加工が可能な材料を用い、ゲート配線には微細加工はできなくとも配線抵抗が小さい材料を用いるためである。勿論、ゲート電極とゲート配線とを同一材料で形成しても構わない。

【0082】

また、ゲート電極は単層の導電膜で形成しても良いが、必要に応じて二層、三層といった積層膜とすることが好ましい。ゲート電極の材料としては公知のあらゆる導電膜を用いることができる。ただし、上述のように微細加工が可能、具体的には2μm以下の線幅にパターニング可能な材料が好ましい。

【0083】

代表的には、タンタル (Ta)、チタン (Ti)、モリブデン (Mo)、タングステン (W)、クロム (Cr)、シリコン (Si) から選ばれた元素でなる膜、または前記元素の窒化物膜 (代表的には窒化タンタル膜、窒化タングステン膜、窒化チタン膜)、または前記元素を組み合わせた合金膜 (代表的には Mo-W 合金、Mo-Ta 合金)、または前記元素のシリサイド膜 (代表的にはタングステンシリサイド膜、チタンシリサイド膜) を用いることができる。勿論、単層で用いても積層して用いても良い。

【 0 0 8 4 】

本実施例では、50 nm 厚の窒化タンタル (Ta_N) 膜と、350 nm 厚のタンタル (Ta) 膜とでなる積層膜を用いる。これはスパッタ法で形成すれば良い。また、スパッタガスとして Xe、Ne 等の不活性ガスを添加すると応力による膜はがれを防止することができる。

【 0 0 8 5 】

またこの時、ゲート電極 312 は n 型不純物領域 305 の一部とゲート絶縁膜 310 を挟んで重なるように形成する。この重なった部分が後にゲート電極と重なった LDD 領域となる。なお、ゲート電極 313, 314 は、断面では、二つに見えるが実際には電氣的に接続されている。

【 0 0 8 6 】

次に、図 5 (A) に示すように、ゲート電極 311 ~ 315 をマスクとして自己整合的に n 型不純物元素 (本実施例ではリン) を添加する。こうして形成される不純物領域 316 ~ 323 には n 型不純物領域 305 の $1/2 \sim 1/10$ (代表的には $1/3 \sim 1/4$) の濃度でリンが添加されるように調節する。具体的には、 $1 \times 10^{16} \sim 5 \times 10^{18} \text{ atoms/cm}^3$ (典型的には $3 \times 10^{17} \sim 3 \times 10^{18} \text{ atoms/cm}^3$) の濃度が好ましい。

【 0 0 8 7 】

次に、図 5 (B) に示すように、ゲート電極等を覆う形でレジストマスク 324a ~ 324d を形成し、n 型不純物元素 (本実施例ではリン) を添加して高濃度にリンを含む不純物領域 325 ~ 329 を形成する。ここでもホスフィン (PH_3) を用いたイオンドーピング法で行い、この領域のリンの濃度は $1 \times 10^{20} \sim 1$

$\times 10^{21} \text{atoms/cm}^3$ (代表的には $2 \times 10^{20} \sim 5 \times 10^{21} \text{atoms/cm}^3$) となるように調節する。

【 0 0 8 8 】

この工程によって n チャンネル型 T F T のソース領域若しくはドレイン領域が形成されるが、スイッチング用 T F T では、図 5 (A) の工程で形成した n 型不純物領域 3 1 9 ~ 3 2 1 の一部を残す。この残された領域が、図 5 におけるスイッチング用 T F T 2 0 1 の L D D 領域 1 5 a ~ 1 5 d に対応する。

【 0 0 8 9 】

次に、図 5 (C) に示すように、レジストマスク 3 2 4 a ~ 3 2 4 d を除去し、新たにレジストマスク 3 3 2 を形成する。そして、p 型不純物元素 (本実施例ではボロン) を添加し、高濃度にボロンを含む不純物領域 3 3 3 ~ 3 3 6 を形成する。ここではジボラン (B_2H_6) を用いたイオンドープ法により $3 \times 10^{20} \sim 3 \times 10^{21} \text{atoms/cm}^3$ (代表的には $5 \times 10^{20} \sim 1 \times 10^{21} \text{atoms/cm}^3$) の濃度となるようにボロンを添加する。

【 0 0 9 0 】

なお、不純物領域 3 3 3 ~ 3 3 6 には既に $1 \times 10^{20} \sim 1 \times 10^{21} \text{atoms/cm}^3$ の濃度でリンが添加されているが、ここで添加されるボロンはその少なくとも 3 倍以上の濃度で添加される。そのため、予め形成されていた n 型の不純物領域は完全に p 型に反転し、p 型の不純物領域として機能する。

【 0 0 9 1 】

次に、レジストマスク 3 3 2 を除去した後、それぞれの濃度で添加された n 型または p 型不純物元素を活性化する。活性化手段としては、ファーンেসアニール法、レーザーアニール法、またはランプアニール法で行うことができる。本実施例では電熱炉において窒素雰囲気中、 550°C 、4 時間の熱処理を行う。

【 0 0 9 2 】

このとき雰囲気中の酸素を極力排除することが重要である。なぜならば酸素が少しでも存在していると露呈したゲート電極の表面が酸化され、抵抗の増加を招くと共に後にオーミックコンタクトを取りにくくなるからである。従って、上記活性化工程における処理雰囲気中の酸素濃度は 1 p p m 以下、好ましくは 0. 1

p p m以下とすることが望ましい。

【 0 0 9 3 】

次に、活性化工程が終了したら図 5 (D) に示すように 3 0 0 n m 厚のゲート配線 3 3 7 を形成する。ゲート配線 3 3 7 の材料としては、アルミニウム (A l) 又は銅 (C u) を主成分 (組成として 5 0 ~ 1 0 0 % を占める。) とする金属を用いれば良い。配置としては図 3 のようにゲート配線 2 1 1 とスイッチング用 T F T のゲート電極 1 9 a、1 9 b (図 4 (E) の 3 1 3、3 1 4) が電氣的に接続するように形成する。

【 0 0 9 4 】

このような構造とすることでゲート配線の配線抵抗を非常に小さくすることができるため、面積の大きい画像表示領域 (画素部) を形成することができる。即ち、画面の大きさが対角 1 0 インチ以上 (さらには 3 0 インチ以上) の自発光装置を実現する上で、本実施例の画素構造は極めて有効である。

【 0 0 9 5 】

次に、図 6 (A) に示すように、第 1 層間絶縁膜 3 3 8 を形成する。第 1 層間絶縁膜 3 3 8 としては、珪素を含む絶縁膜を単層で用いるか、2 種類以上の珪素を含む絶縁膜を組み合わせた積層膜を用いれば良い。また、膜厚は 4 0 0 n m ~ 1 . 5 μ m とすれば良い。本実施例では、2 0 0 n m 厚の窒化酸化珪素膜の上に 8 0 0 n m 厚の酸化珪素膜を積層した構造とする。

【 0 0 9 6 】

さらに、3 ~ 1 0 0 % の水素を含む雰囲気中で、3 0 0 ~ 4 5 0 $^{\circ}$ C で 1 ~ 1 2 時間の熱処理を行い、水素化処理をする。この工程は熱的に励起された水素により半導体膜の不對結合手を水素終端する工程である。水素化の他の手段として、プラズマ水素化 (プラズマ化して生成された水素を用いる) を行っても良い。

【 0 0 9 7 】

なお、水素化処理は第 1 層間絶縁膜 3 3 8 を形成する間に入れても良い。即ち、2 0 0 n m 厚の窒化酸化珪素膜を形成した後で上記のように水素化処理を行い、その後で残り 8 0 0 n m 厚の酸化珪素膜を形成してもよい。

【 0 0 9 8 】

次に、第1層間絶縁膜338及びゲート絶縁膜310に対してコンタクトホールを形成し、ソース配線339～342と、ドレイン配線343～345を形成する。なお、本実施例ではこの電極を、Ti膜を100nm、Tiを含むアルミニウム膜を300nm、Ti膜150nmをスパッタ法で連続形成した3層構造の積層膜とする。勿論、他の導電膜でも良い。

【0099】

次に、50～500nm（代表的には200～300nm）の厚さで第1パッシベーション膜346を形成する。本実施例では第1パッシベーション膜346として300nm厚の窒化酸化珪素膜を用いる。これは窒化珪素膜で代用しても良い。

【0100】

なお、窒化酸化珪素膜の形成に先立って H_2 、 NH_3 等水素を含むガスを用いてプラズマ処理を行うことは有効である。この前処理により励起された水素が第1層間絶縁膜338に供給され、熱処理を行うことで、第1パッシベーション膜346の膜質が改善される。それと同時に、第1層間絶縁膜338に添加された水素が下層側に拡散するため、効果的に活性層を水素化することができる。

【0101】

次に、図6（B）に示すように有機樹脂からなる第2層間絶縁膜347を形成する。有機樹脂としてはポリイミド、ポリアミド、アクリル樹脂またはBCB（ベンゾシクロブテン）といった材料を使用することができる。特に、第2層間絶縁膜347は平坦化の意味合いが強いので、平坦性に優れたアクリル樹脂が好ましい。本実施例ではTFTによって形成される段差を十分に平坦化しうる膜厚でアクリル樹脂膜を形成する。好ましくは1～5 μm （さらに好ましくは2～4 μm ）とすれば良い。

【0102】

次に、第2層間絶縁膜347及び第1パッシベーション膜346に対してコンタクトホールを形成し、ドレイン配線345と電氣的に接続する画素電極348を形成する。本実施例では酸化インジウム・スズ（ITO）膜を110nmの厚さに形成し、パターニングを行って画素電極とする。また、酸化インジウムに2

～20%の酸化亜鉛（ZnO）を混合した化合物や、酸化亜鉛と酸化ガリウムからなる化合物を透明電極として用いても良い。この画素電極がEL素子の陽極となる。

【0103】

次に、図6（C）に示すように、樹脂材料でなるバンク349を形成する。バンク349は合計で1～2μm厚のアクリル樹脂膜またはポリイミド膜といった膜をパターニングして形成すれば良い。このバンク349は図6に示したように、画素と画素との間にストライプ状に形成する。本実施例ではソース配線341に沿って形成するがゲート配線337に沿って形成しても良い。

【0104】

次に、EL層350を、図1（C）で説明した電界塗布法により形成する。なお、ここでは一画素しか図示していないが、実施例1で説明したようにR（赤）、G（緑）、B（青）の各色に対応したEL層をそれぞれ形成する。

【0105】

まず、材料室に備えられたEL層用塗布液を超音波振動子による超音波振動で霧状にする。この霧状のEL層用塗布液を電極にかけられた電圧が与える電界で帯電させると、材料室の外部に設けられた引き出し電極により引き出すことができる。引き出されたEL層用塗布液は、加速電極により飛翔方向に加速された後、制御電極で制御して、基板110上の所望の位置に塗布することができる。

【0106】

本発明においては、まず、材料室から赤色EL層用塗布液を霧状のEL層用塗布液として引き出し電極により引き出し、加速電極により加速した後、制御電極により制御して、画素上の赤色に発光する画素列にEL層を形成する。次に基板を横方向に移動した後、材料室から緑色EL層用塗布液を塗布し、緑色に発光すべき画素列を形成する。さらに基板を横方向に移動して材料室から青色EL層用塗布液を塗布し、青色に発光すべき画素列を形成する。

【0107】

以上のように、基板を移動しながら赤、緑、青色に発光する画素列を順次塗布することで3色のストライプ状のEL層を形成する。なお、本実施例では一画素

しか図示されていないが、同じ色に発光する E L 層は、一列ずつ形成しても良いし、同時に形成しても良い。また、必要に応じては、材料室と基板の間にマスクを設けたり、マスクに電界をかけて塗布液の塗布位置を制御することも可能である。

【 0 1 0 8 】

本実施例では、E L 材料としては、赤色に発光する E L 層にはシアノポリフェニレンビニレン、緑色に発光する E L 層にはポリフェニレンビニレン、青色に発光する E L 層にはポリフェニレンビニレン若しくはポリアルキルフェニレンを用いれば良い。膜厚は 3 0 ~ 1 5 0 n m (好ましくは 4 0 ~ 1 0 0 n m) とすれば良い。

【 0 1 0 9 】

E L 層 3 5 0 としては公知の材料を用いることができる。公知の材料としては、駆動電圧を考慮すると有機材料を用いるのが好ましい。なお、本実施例では E L 層 3 5 0 を上記 E L 層のみの単層構造とするが、必要に応じて電子注入層、電子輸送層、正孔輸送層、正孔注入層、電子阻止層もしくは正孔素子層を設けても良い。また、本実施例では E L 素子の陰極 3 5 1 として M g A g 電極を用いた例を示すが、公知の他の材料であっても良い。

【 0 1 1 0 】

本実施例では、電界制御による電界塗布法を示したが、インクジェット法や E L 層用材料を荷電粒子として制御して塗布する方法を用いても良い。

【 0 1 1 1 】

又、E L 層は、各色の E L 層ごとに塗布を行うがこれらの電子注入層、電子輸送層、正孔輸送層、正孔注入層、電子阻止層もしくは正孔素子層は、E L 層の色に関係なく同一材料をスピコート法、塗布法といった方法を用いて、一度に形成してもよい。

【 0 1 1 2 】

E L 層 3 5 0 を形成した後、陰極 (M g A g 電極) 3 5 1 を真空蒸着法により形成する。なお、E L 層 3 5 0 の膜厚は 8 0 0 ~ 2 0 0 n m (典型的には 1 0 0 ~ 1 2 0 n m)、陰極 3 5 1 の厚さは 1 8 0 ~ 3 0 0 n m (典型的には 2 0 0 ~

250 nm) とすれば良い。

【0113】

さらに、陰極351上には、保護電極352を設ける。保護電極352としてはアルミニウムを主成分とする導電膜を用いると良い。保護電極352は、マスクを用いて真空蒸着法で形成すると良い。なお、基板上に保護電極まで形成した状態を本明細書中では、アクティブマトリクス基板という。

【0114】

保護電極352まで完成したアクティブマトリクス基板上には、さらに外気に曝されないようにして、バリア層353を形成する。本実施例においては、バリア層353を形成する材料として酸化タンタルを用いるが、窒化珪素、窒化アルミニウムもしくは炭素膜、具体的にはDLC膜といった無機材料を用いても良い。また、本実施例においてバリア層353は、スパッタリング法を用いて形成するが、プラズマCVD法といった室温で成膜できる方法を用いることもできる。

【0115】

バリア層353を形成したら、バリア層353の上に有機樹脂からなるカバー層354を形成する。なお、有機樹脂を溶媒に溶解したり、有機樹脂自体の粘度を適度に調節して有機樹脂液を作製した後、これを材料室に備えて電界塗布法により塗布し、カバー層354を形成する。このとき有機樹脂液の粘性は、 $1 \times 10^{-3} \sim 3 \times 10^{-2} \text{ Pa} \cdot \text{s}$ であることが好ましい。

【0116】

また、この時カバー層を形成する有機樹脂液の内部に酸化バリウムといった吸湿剤や酸化防止剤を加えるとEL素子の劣化原因である水分や酸素の進入を防ぐのに効果的である。

【0117】

本実施例の場合は、図6(C)に示すように、nチャネル型205の活性層は、ソース領域355、ドレイン領域356、LDD領域357及びチャネル形成領域358を含み、LDD領域357はゲート絶縁膜310を挟んでゲート電極312と重なっている。

【0118】

ドレイン領域側のみにLDD領域を形成しているのは、動作速度を落とさないための配慮である。また、このnチャネル型TFT205はオフ電流値をあまり気にする必要はなく、それよりも動作速度を重視した方がよい。従って、LDD領域357は完全にゲート電極に重ねてしまい、極力抵抗成分を少なくすることが望ましい。即ち、いわゆるオフセットはなくした方がよい。

【0119】

ところで、本実施例のアクティブマトリクス基板は、画素部だけでなく駆動回路部にも最適な構造のTFTを配置することにより、非常に高い信頼性を示し、動作特性も向上しうる。

【0120】

まず、極力動作速度を落とさないようにホットキャリア注入を低減させる構造を有するTFTを、駆動回路部を形成するCMOS回路のnチャネル型TFT205として用いる。なお、ここでいう駆動回路としては、シフトレジスタ、バッファ、レベルシフタ、サンプリング回路（サンプル及びホールド回路）などが含まれる。デジタル駆動を行う場合には、D/Aコンバータなどの信号変換回路も含まれうる。

【0121】

次に、画素部のTFTとして、nチャネル型のスイッチング用TFTの断面構造を図7により説明する。なお、ここで用いた符号は、図2で用いた符号と対応している。

【0122】

まず、図7に示したスイッチング用TFTであるが、図7(A)は、LDD領域15a～15dがゲート絶縁膜18を挟んでゲート電極19a及び19bと重ならないように設けられている。このような構造は、オフ電流値を低減する上で非常に効果的である。

【0123】

これに対して、図7(B)には、これらのLDD領域15a～15dは設けられていない。図7(B)の構造とする場合には、図7(A)の構造を形成させる場合に比べて工程を減らすことができるので生産効率を向上することができる。

【 0 1 2 4 】

本発明において、スイッチング用 T F T としては、図 7 (A) 及び図 7 (B) のどちらの構造を用いても良い。

【 0 1 2 5 】

次に、画素部の T F T として、図 8 には、 n チャンネル型の電流制御用 T F T の断面構造図を示す。なお、ここで用いた符号は、図 2 で用いた符号と対応している。

【 0 1 2 6 】

図 8 (A) に示した電流制御用 T F T において、ドレイン領域 3 2 とチャンネル形成領域 3 4 との間に L D D 領域 3 3 が設けられる。ここでは、 L D D 領域 3 3 がゲート絶縁膜 1 8 を挟んでゲート電極 3 5 に重なっている領域と重なっていない領域とを有する構造を示したが、図 8 (B) に示すように L D D 領域 3 3 を設けない構造としてもよい。

【 0 1 2 7 】

電流制御用 T F T は、 E L 素子を発光させるための電流を供給すると同時に、その供給量を制御して階調表示を可能とする。そのため、電流を流しても劣化しないようにホットキャリア注入による劣化対策を講じておく必要がある

【 0 1 2 8 】

ホットキャリア注入による劣化に関しては、ゲート電極に対して L D D 領域が重なった構造が非常に効果的であることが知られている。そのため、図 8 (A) に示したようにゲート絶縁膜 1 8 を挟んでゲート電極 3 5 に重なっている領域に L D D 領域を設けるという構造が適当であるが、ここではオフ電流対策としてゲート電極に重ならない L D D 領域も設けるという構造を示した。しかし、ゲート電極に重ならない L D D 領域は、必ずしも設けなくて良い。また、場合によっては、図 8 (B) に示すようにこれらの L D D 領域を設けなくても良い。

【 0 1 2 9 】

さらに、図 8 に示した T F T 構造において、 T F T にかかる電圧 V_{DS} が 1 0 V 以上であるときには、図 8 (A) で示した構造が好ましいが T F T にかかる電圧 V_{DS} が 1 0 V に満たない場合には図 8 (B) で示す構造が好ましい。

【 0 1 3 0 】

なお、図 6 (C) で示すカバー層 3 5 4 まで形成して気密性を高めたら、絶縁体上に形成された素子又は回路から引き回された端子と外部信号端子とを接続するためのコネクタ（フレキシブルプリントサーキット：FPC）を取り付けて製品として完成する。このような出荷できる状態にまでした状態を本明細書中では自発光装置（または EL モジュール）をという。

【 0 1 3 1 】

ここで、カバー層まで形成した本実施例の EL モジュールについて図 9 (A)、(B) を用いて説明する。

【 0 1 3 2 】

本実施例のアクティブマトリクス型自発光装置は、ガラス基板 9 0 1 上に形成された、画素部 9 0 2 と、ゲート側駆動回路 9 0 3 と、ソース側駆動回路 9 0 4 を含む。画素部のスイッチング用 TFT 9 0 5 は n チャネル型 TFT であり、ゲート側駆動回路 9 0 3 に接続されたゲート配線 9 0 6、ソース側駆動回路 9 0 4 に接続されたソース配線 9 0 7 の交点に配置されている。また、スイッチング用 TFT 9 0 5 のドレインは電流制御用 TFT 9 0 8 のゲートに接続されている。

【 0 1 3 3 】

さらに、電流制御用 TFT 9 0 8 のソース側は電源供給線 9 0 9 に接続される。本実施例のような構造では、電源供給線 9 0 9 には接地電位（アース電位）が与えられている。また、電流制御用 TFT 9 0 8 のドレインには EL 素子 9 1 0 が接続されている。また、この EL 素子 9 1 0 の陽極には所定の電圧（3 ～ 1 2 V、好ましくは 3 ～ 5 V）が加えられる。

【 0 1 3 4 】

そして、外部入出力端子となる FPC 9 1 1 には駆動回路部まで信号を伝達するための接続配線 9 1 2、9 1 3、及び電源供給線 9 0 9 に接続された接続配線 9 1 4 が設けられている。

【 0 1 3 5 】

ここで、図 9 (A) を A - A' で切断した断面図を図 9 (B) に示す。なお、図 9 (A)、(B) では同一の部位に同一の符号を用いている。一部には、図 6

と同一の部位に同一の符号を用いている。

【 0 1 3 6 】

図 9 (B) に示すように、基板 9 0 1 上には画素部 9 0 2、ゲート側駆動回路 9 0 3 を形成し、画素部 9 0 2 は電流制御用 T F T 2 0 2 とそれに電氣的に接続された画素電極 3 4 8 を含む複数の画素により形成する。また、ゲート側駆動回路 9 0 3 は n チャネル型 T F T 2 0 5 と p チャネル型 T F T 2 0 6 とを相補的に組み合わせた C M O S 回路を用いて形成する。

【 0 1 3 7 】

画素電極 3 4 8 は E L 素子の陽極として機能する。また、画素電極 3 4 8 間の隙間にはバンク 3 4 9 を形成し、バンク 3 4 9 の内側に E L 層 3 5 0 を形成する。また、その上に陰極 3 5 1 及び保護電極 3 5 2 を形成する。なおここで示した E L 素子の構造に限られる必要はなく素子構造を反対とし、画素電極を陰極としても構わない。

【 0 1 3 8 】

本実施例の場合、保護電極 3 5 2 は画素列ごとに共通の配線としても機能し、接続配線 9 1 2 を経由して F P C 9 1 1 に電氣的に接続されている。さらに、画素部 9 0 2 及びゲート側駆動回路 9 0 3 に含まれる素子は全て窒化珪素、酸化タantalもしくは炭素（具体的には D L C 膜）といった無機材料からなるバリア層で覆われている。このバリア層 3 5 3 は省略することも可能であるが、各素子を外部と遮断する上で設けた方が好ましい。

【 0 1 3 9 】

次に、バリア層の上には、E L 素子を覆うようにしてカバー層 9 1 6 を設ける。カバー層 9 1 6 としては、P V C（ポリビニルクロライド）、エポキシ樹脂、シリコン樹脂、アクリル樹脂、P V B（ポリビニルブチラル）または E V A（エチレンビニルアセテート）を用いることができる。このカバー層 9 1 6 の内部に乾燥剤（図示せず）を設けておくと、吸湿効果を保ち続けられるので好ましい。

【 0 1 4 0 】

また、カバー層 9 1 6 の上には、ガラス、プラスチック、およびセラミックスでなる保護基板を設けることができる。さらに、カバー層 9 1 6 を用いて保護基

板（図示せず）を接着する構造としても良い。

【0141】

以上のようにEL素子910上にバリア層353及びカバー層916を設けることにより、EL素子910を外部から完全に遮断することができ、外部から水分や酸素等のEL層の酸化による劣化を促す物質が侵入することを防ぐことができる。従って、信頼性の高い自発光装置を作製することができる。

【0142】

また、図9に示した自発光装置の回路構成の一例を図10に示す。本実施例の自発光装置は、ソース側駆動回路1001、ゲート側駆動回路(A)1007、ゲート側駆動回路(B)1011、画素部1006を有している。なお、本明細書中において、駆動回路部とはソース側処理回路およびゲート側駆動回路を含めた総称である。

【0143】

ソース側駆動回路1001は、シフトレジスタ1002、レベルシフタ1003、バッファ1004、サンプリング回路（サンプル及びホールド回路）1005を備えている。また、ゲート側駆動回路(A)1007は、シフトレジスタ1008、レベルシフタ1009、バッファ1010を備えている。ゲート側駆動回路(B)1011も同様な構成である。

【0144】

ここでシフトレジスタ1002、1008は駆動電圧が5～16V（代表的には10V）であり、回路を形成するCMOS回路に使われるnチャネル型TFTは図6（C）の205で示される構造が適している。

【0145】

また、レベルシフタ1003、1009、バッファ1004、1010はシフトレジスタと同様に、図6（C）のnチャネル型TFT205を含むCMOS回路が適している。なお、ゲート配線をダブルゲート構造、トリプルゲート構造といったマルチゲート構造とすることは、各回路の信頼性を向上させる上で有効である。また、画素部1006は図2に示した構造の画素を配置する。

【0146】

なお、上記構成は、図4～6に示した作製工程に従ってTFTを作製することによって容易に実現することができる。また、本実施例では画素部と駆動回路部の構成のみ示しているが、本実施例の作製工程に従えば、その他にも信号分割回路、D/Aコンバータ回路、オペアンプ回路、 γ 補正回路など駆動回路以外の論理回路を同一絶縁体上に形成することが可能であり、さらにはメモリ部やマイクロプロセッサ等を形成しうると考えている。

【0147】

また、本実施例の構成は、実施例1の構成と自由に組み合わせることができる。

【0148】

〔実施例3〕

ここでは、図1(B)で示したのと異なる積層構造の作製について説明する。図11において、基板1100上に電流制御用TFT101を形成し、電流制御用TFT1101に電氣的に接続された画素電極1102を図のように形成する。画素電極1202上には、EL層1103を形成するが、本実施例ではインクジェット法を用いる。なお、本実施例で用いるEL層用塗布液は、実施例1で用いたものと同様の材料を用いるとよい。

【0149】

次にEL層1103の上に、蒸着法を用いて陰極1104を形成する。なお陰極には、MgAgやAl-Liといった仕事関数の低い材料を用いると良い。陰極1104を形成した後で再びインクジェット法により有機樹脂膜からなるカバー層1105を画素部に均一に成膜する。

なお、成膜するカバー層1105の膜厚は10nm～300nmが好ましい。

【0150】

また、有機樹脂からなるカバー層1105を形成する材料としては、硬度が高く、水分または酸素といった物質を通しにくく、平坦性のある材料を用いると良い。具体的には、エポキシ樹脂、アクリル樹脂、ポリイミド、ポリアミドおよびシリコン樹脂といった有機樹脂が好ましい。なお、カバー層1105の形成にはインクジェット法を用いることから画素部分に選択的に形成することができる。

【0151】

図12には、インクジェット法でアクティブマトリクス基板1200上の画素部1201にカバー層1202を形成する方法を示す。なお、ここに示す構造のヘッド1203からEL層を形成する塗布液やカバー層を形成する有機樹脂液を吐出する。なお、インクジェット法で知られるピエゾ方式には、MLP (Multi Layer Piezo) タイプとMLChip (Multi Layer Ceramic Hyper Integrated Piezo Segments) タイプがあるが、ここで示すヘッド1203は、セイコーエプソン社製のオンデマンドピエゾ駆動MLChip方式と呼ばれるヘッドである。

【0152】

MLChipとは、セラミックでなる振動板1204、連通板1205、及び材料室板1206で材料室1207を形成し、振動板1204上にピエゾ素子1208を各材料室に対応して形成したアクチュエーターである。

【0153】

そして、このMLChipに3枚のステンレスプレート (SUSプレート) を積層して、供給孔1209、リザーバー1210、ノズル1211を形成しヘッド1203を形成する。なお図12には、ノズル1211が二つ設けられている様子を示すが、ノズルの数はこれに限られることはなく塗布する領域や塗布液によって一つであっても良いし、三つ以上設けられていても良い。

【0154】

このMLChipからなる塗布装置の動作原理は、上部電極1212及び下部電極1213に電圧がかけられた際に、ピエゾ素子1208が振動することによるピエゾ素子1208と振動板1204の圧電効果であり、撓み振動である。つまり、この撓みにより材料室1207に圧力がかかり、材料室1207に備えられている有機樹脂液が押し出され、塗布がなされる。

【0155】

図11に示すようにカバー層1105を形成した後、スパッタリング法を用いてカバー層1105を覆うようにバリア層1106を形成する。本実施例では、バリア層1106を炭素膜、具体的にはDLC膜 (ダイヤモンドライクカーボン) により形成する。しかし、バリア層1106を形成する材料は、これに限定す

る必要はなく、酸化タンタル、窒化アルミニウムまたは窒化珪素などを用いても良い。なお、バリア層 1 1 0 6 はシャドウマスクを用いて選択的に形成する。

【 0 1 5 6 】

以上のようにカバー層 1 1 0 5 及びバリア層 1 1 0 6 をアクティブマトリクス基板上に形成することで、外部から E L 素子の劣化原因となる水分や酸素の進入を防ぐことができる。

【 0 1 5 7 】

〔実施例 4〕

本実施例では本発明をパッシブ型（単純マトリクス型）の自発光装置に用いた場合について説明する。説明には図 1 3 を用いる。図 1 3 において、1 3 0 1 はプラスチックからなる基板、1 3 0 2 は透明性の導電膜からなる陽極である。本実施例では、陽極 1 3 0 2 として酸化インジウムと酸化亜鉛との化合物をスパッタリング法により形成する。なお、図 1 3 では図示されていないが、複数本の陽極 1 3 0 2 が紙面と平行な方向へストライプ状に配列されている。

【 0 1 5 8 】

また、ストライプ状に配列された陰極 1 3 0 6 を紙面に垂直な方向に形成し、さらに陰極 1 3 0 6 の間を埋めるようにバンク 1 3 0 3 を形成する。

【 0 1 5 9 】

次に、E L 材料からなる E L 層 1 3 0 4 a ~ 1 3 0 4 c を実施例 1 で示した電界塗布法により形成する。なお、1 3 0 4 a は赤色に発光する E L 層、1 3 0 4 b は緑色に発光する E L 層、1 3 0 4 c は青色に発光する E L 層である。用いる有機 E L 材料は実施例 1 と同様のものを用いれば良い。これらの E L 層はバンク 1 3 0 3 が形成する溝に沿って形成されるため、紙面に垂直な方向にストライプ状に形成される。

【 0 1 6 0 】

本実施例を実施することにより、基板上に赤、緑、青の三色の画素をストライプ状に形成する。なお、画素の色は、必ずしも三色である必要はなく、一色または、二色であってもよい。また、色は、赤、緑、青に限られることはなく、黄色、オレンジ、グレーといった発色することが可能な他の色を用いてもよい。

【0161】

まず、材料室に赤色EL層用塗布液を備えておく。この塗布液を外部に設けた電極が与える電界で引き出す。引き出されたEL層用塗布液は電界により制御され、所望の画素部に到達する。これにより、EL層が形成される。

【0162】

まず、赤色EL層用塗布液を塗布する。塗布液を電界で制御するので選択的に画素部の所望の位置にEL層用塗布液を塗布することができる。なお、ノズルを一つの画素列を形成する方向に移動しながら塗布するとよい。

【0163】

次に、ノズルを隣の画素列に塗布できるように移動した後、緑色EL層用塗布液を塗布する。さらにノズルを隣の画素列に移動させた後、青色EL層用塗布液を塗布して、画素部に赤、緑、青からなるストライプ状のEL層を形成する。

【0164】

以上のような操作を繰り返すことで、図13に示すように画素部にストライプ状の画素を形成することができる。なお、同じ色の発光層は一系列ずつ形成しても良いし、同時に形成しても良い。

【0165】

ここでいうEL層とは、EL層、電荷注入層、電荷輸送層といった発光に寄与する有機EL材料でなる層を指している。EL層単層とする場合もありうるが、例えば正孔注入層とEL層とを積層した場合はその積層膜をEL層と呼ぶ。

【0166】

このとき、同じ色のライン状に隣り合う画素の相互の距離(D)は、EL層の膜厚(t)の5倍以上(好ましくは10倍以上)とすることが望ましい。これは、 $D < 5t$ では画素間でクロストークの問題が発生しうるからである。なお、距離(D)が離れすぎても高精細な画像が得られなくなるので、 $5t < D < 50t$ (好ましくは $10t < D < 35t$)とすることが好ましい。

【0167】

また、バンクを横方向にストライプ状に形成し、赤色に発光するEL層、緑色に発光するEL層及び青色に発光するEL層をそれぞれ横に形成しても良い。こ

のときバンクは絶縁膜を介したゲート配線の上方に、ゲート配線に沿って形成する。

【0168】

この場合も同じ色のライン状に隣り合う画素の相互の距離（D）は、EL層の膜厚（t）の5倍以上（好ましくは10倍以上）、さらに好ましくは $5t < D < 50t$ （好ましくは $10t < D < 35t$ ）とすると良い。

【0169】

以上のようにEL層用塗布液を電界で制御してEL層を形成することで塗布位置の制御が可能となる。

【0170】

その後、図13では図示されていないが、複数本の陰極及び保護電極が紙面に垂直な方向が長手方向となり、且つ、陽極1302と直交するようにストライプ状に配列される。なお、本実施例では、陰極1305は、MgAgであり、保護電極1306はアルミニウム合金膜であり、それぞれ蒸着法により形成する。また、図示されていないが保護電極1306は所定の電圧が加わるように、後にFPCが取り付けられる部分まで配線が引き出されている。

【0171】

以上のようにして基板1301上にEL素子を形成する。なお、本実施例では下側の電極が透光性の陽極となっているため、EL層1304a～1304cで発生した光は下面（基板1301）に放射される。しかしながら、EL素子の構造を反対にし、下側の電極を遮光性の陰極とすることもできる。その場合、EL層1304a～1304cで発生した光は上面（基板1301とは反対側）に放射されることになる。

【0172】

保護電極1306を形成した後で、無機材料からなるバリア層1307を形成する。ここでは、窒化珪素、酸化タンタル、窒化アルミニウム、炭素（具体的にはDL膜）といった無機材料を用いると良く、プラズマCVD法、スパッタリング法または蒸着法により形成することができるが、本実施例では、窒化珪素膜をスパッタリング法により形成する。なお、このときバリア層1307の膜厚は

、10nm～100nmが好ましい。

【0173】

次に、有機樹脂膜からなるカバー層1308をEL層と同様の方法で形成する。なお、ここで用いる有機樹脂としては、ポリアミドやポリイミドといった材料を用いると良い。さらにこの有機樹脂膜には、乾燥剤（図示せず）として酸化バリウムを添加してもよい。最後に異方導電性フィルム1309を介してFPC1310を取り付けてパッシブ型の自発光装置が完成する。

【0174】

図13では、基板上に形成されたEL素子上に有機樹脂膜からなるバリア層1307を形成し、バリア層1307の上にカバー層1308が形成される構造のパッシブ型自発光装置を示したが、図14に示すようにEL素子上にカバー層1407を形成した後、バリア層1408を形成する構造としても良い。

【0175】

なお、本実施例の構成は、実施例1～実施例3のいずれの構成とも自由に組み合わせ実施することが可能である。

【0176】

〔実施例5〕

本発明において、バリア層として炭素からなるDLC膜（ダイヤモンドライクカーボン）膜を用いることは有効である。但し、膜厚が厚すぎると透過率が落ちるので、膜厚は50nm以下（好ましくは10～20nm）とすることが好ましい。

【0177】

DLC膜の特徴としては、 1550 cm^{-1} くらいに非対称のピークを有し、 1300 cm^{-1} くらいに肩をもつラマンスペクトル分布を有する。また、微小硬度計で測定した時に15～25GPaの硬度を示すほか、耐薬品性に優れるという特徴をもつ。従って、このようなDLC膜をEL素子上に成膜したり、EL素子上のカバー層の上に成膜することは、有効である。いずれにしてもDLC膜の成膜はスパッタリング法、ECRプラズマCVD法、高周波プラズマCVD法またはイオンビーム蒸着法といった方法を用いれば良い。

【 0 1 7 8 】

なお、本実施例の構成は実施例 1 ～ 4 のいずれの構成とも自由に組み合わせて実施することが可能である。

【 0 1 7 9 】

〔実施例 6〕

本発明を実施してアクティブマトリクス型の自発光装置を作製する際に、基板としてシリコン基板（シリコンウェハ）を用いることは有効である。基板としてシリコン基板を用いた場合、画素部に形成するスイッチング用素子や電流制御用素子または駆動回路部に形成する駆動用素子を、従来の IC や LSI などに用いられている MOSFET の作製技術を用いて作製することができる。

【 0 1 8 0 】

MOSFET は IC や LSI で実績があるように非常にばらつきの小さい回路を形成することが可能であり、特に電流値で階調表現を行うアナログ駆動のアクティブマトリクス型自発光装置には有効である。

【 0 1 8 1 】

なお、シリコン基板は遮光性であるので、EL 層からの光は基板と反対側に放射されるような構造とする必要がある。本実施例の自発光装置は EL 素子の構造的には図 9 と似ているが、画素部 9 0 2、駆動回路部 9 0 3 を形成する TFT の代わりに MOSFET を用いる点で異なる。

【 0 1 8 2 】

なお、本実施例の構成は、実施例 1 ～ 実施例 5 のいずれの構成とも自由に組み合わせて実施することが可能である。

【 0 1 8 3 】

〔実施例 7〕

本発明を実施して形成された自発光装置は、自発光型であるため液晶表示装置に比べて明るい場所での視認性に優れ、しかも視野角が広い。従って、様々な電子機器の表示部として用いることができる。例えば、TV 放送等を大画面で鑑賞するには対角 30 インチ以上（典型的には 40 インチ以上）の EL ディスプレイ（自発光装置を筐体に組み込んだディスプレイ）の表示部として本発明の自発光

装置を用いるとよい。

【0184】

なお、ELディスプレイには、パソコン用ディスプレイ、TV放送受信用ディスプレイ、広告表示用ディスプレイ等の全ての情報表示用ディスプレイが含まれる。また、その他にも様々な電子機器の表示部として本発明の自発光装置を用いることができる。

【0185】

その様な本発明の電子機器としては、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはデジタルビデオディスク（DVD）等の記録媒体を再生し、その画像を表示するディスプレイを備えた装置）などが挙げられる。特に、斜め方向から見ることの多い携帯情報端末は視野角の広さが重要視されるため、自発光装置を用いることが望ましい。それら電子機器の具体例を図15、図16に示す。

【0186】

図15（A）はELディスプレイであり、筐体2001、支持台2002、表示部2003等を含む。本発明は表示部2003に用いることができる。ELディスプレイは自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。

【0187】

図15（B）はビデオカメラであり、本体2101、表示部2102、音声入力部2103、操作スイッチ2104、バッテリー2105、受像部2106等を含む。本発明の自発光装置は表示部2102に用いることができる。

【0188】

図15（C）は頭部取り付け型のELディスプレイの一部（右片側）であり、本体2201、信号ケーブル2202、頭部固定バンド2203、表示部2204、光学系2205、自発光装置2206等を含む。本発明は自発光装置220

6に用いることができる。

【0189】

図15(D)は記録媒体を備えた画像再生装置(具体的にはDVD再生装置)であり、本体2301、記録媒体(DVD等)2302、操作スイッチ2303、表示部(a)2304、表示部(b)2305等を含む。表示部(a)は主として画像情報を表示し、表示部(b)は主として文字情報を表示するが、本発明の自発光装置はこれら表示部(a)、(b)に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。

【0190】

図15(E)は携帯型(モバイル)コンピュータであり、本体2401、カメラ部2402、受像部2403、操作スイッチ2404、表示部2405等を含む。本発明の自発光装置は表示部2405に用いることができる。

【0191】

図15(F)はパーソナルコンピュータであり、本体2501、筐体2502、表示部2503、キーボード2504等を含む。本発明の自発光装置は表示部2503に用いることができる。

【0192】

なお、将来的に有機EL材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。

【0193】

また、上記電気器具はインターネットやCATV(ケーブルテレビ)などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。有機EL材料の応答速度は非常に高いため、自発光装置は動画表示に好ましいが、画素間の輪郭がぼやけてしまったりは動画全体もぼやけてしまう。従って、画素間の輪郭を明瞭にするという本発明の自発光装置を電気器具の表示部として用いることは極めて有効である。

【0194】

また、自発光装置は発光している部分が電力を消費するため、発光部分が極力

少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に自発光装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。

【0195】

ここで図16(A)は携帯電話であり、本体2601、音声出力部2602、音声入力部2603、表示部2604、操作スイッチ2605、アンテナ2606を含む。本発明の自発光装置は表示部2604に用いることができる。なお、表示部2604は黒色の背景に白色の文字を表示することで携帯電話の消費電力を抑えることができる。

【0196】

また、図16(B)は音響再生装置、具体的にはカーオーディオであり、本体2701、表示部2702、操作スイッチ2703、2704を含む。本発明の自発光装置は表示部2702に用いることができる。また、本実施例では車載用オーディオを示すが、携帯型や家庭用の音響再生装置に用いても良い。なお、表示部2704は黒色の背景に白色の文字を表示することで消費電力を抑えられる。これは携帯型の音響再生装置において特に有効である。

【0197】

以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電気器具に用いることが可能である。また、本実施例の電気器具は実施例1～6に示したいずれの構成の自発光装置を用いても良い。

【0198】

〔実施例8〕


本発明において、三重項励起子からの燐光を発光に利用できるEL材料を用いることで、外部発光量子効率を飛躍的に向上させることができる。これにより、EL素子の低消費電力化、長寿命化、および軽量化が可能になる。

ここで、三重項励起子を利用し、外部発光量子効率を向上させた報告を示す。
(T.Tsutsui, C.Adachi, S.Saito, Photochemical Processes in Organized Molecular Systems, ed.K.Honda, (Elsevier Sci.Pub., Tokyo,1991) p.437.)

上記の論文により報告された E L 材料（クマリン色素）の分子式を以下に示す

【0199】

【化6】




【0200】

(M.A.Baldo, D.F.O'Brien, Y.You, A.Shoustikov, S.Sibley, M.E.Thompson, S. R.Forrest, Nature 395 (1998) p.151.)

上記の論文により報告された E L 材料（Pt 錯体）の分子式を以下に示す。

【0201】

【化7】



【0202】


(M.A.Baldo, S.Lamansky, P.E.Burrows, M.E.Thompson, S.R.Forrest, Appl.Phys.Lett.,75 (1999) p.4.)

(T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamura, T.Watanabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Mayaguchi, Jpn.Appl.Phys., 38 (12B) (1999) L1502.)

上記の論文により報告された E L 材料 (I r 錯体) の分子式を以下に示す。

【 0 2 0 3 】

【化 8】



【 0 2 0 4 】

以上のように三重項励起子からの燐光発光を利用できれば原理的には一重項励起子からの蛍光発光を用いる場合より 3 ～ 4 倍の高い外部発光量子効率の実現が可能となる。

なお、本実施例の構成は、実施例 1 ～ 実施例 7 のいずれの構成とも自由に組みあわせて実施することが可能である。

【 0 2 0 5 】

【発明の効果】

本発明を実施することで、 E L 層及びカバー層を同一の塗布方法で形成することができる。これにより、大気解放することなく効率的に E L 層、陰極、バリア層及びカバー層を同一のマルチチャンバーで連続的に形成することが可能である。また、バリア層及びカバー層を形成させることで E L 層への水分や酸素の進入

を防ぎ、E L 層の劣化対策に効果的である。また、バリア層及びカバー層を形成することで封止構造が完成するので、通常の封止構造に比べると小型化、軽量化が可能となる。

【図面の簡単な説明】


- 【図 1】 本発明の薄膜形成方法を示す図。
- 【図 2】 画素部の断面構造を示す図。
- 【図 3】 画素部の上面構造及び構成を示す図。
- 【図 4】 自発光装置の作製工程を示す図。
- 【図 5】 自発光装置の作製工程を示す図。
- 【図 6】 自発光装置の作製工程を示す図。
- 【図 7】 画素部の T F T の断面構造を示す図。
- 【図 8】 画素部の T F T の断面構造を示す図。
- 【図 9】 自発光装置の外観を示す図。
- 【図 1 0】 自発光装置の回路ブロック構成を示す図。
- 【図 1 1】 アクティブマトリクス型の自発光装置の断面構造を示す図。
- 【図 1 2】 薄膜形成方法を示す図。
- 【図 1 3】 パッシブ型の自発光装置の断面構造を示す図。
- 【図 1 4】 パッシブ型の自発光装置の断面構造を示す図。
- 【図 1 5】 電気器具の具体例を示す図。
- 【図 1 6】 電気器具の具体例を示す図。

【書類名】


図面

【図 1】


(A)




(B)



(C)




【図2】




- 11:基板 12:下地膜 13:ソース領域 14:ドレイン領域 15a~15d:LDD領域 16:高濃度不純物領域
 17a,17b:チャネル形成領域 18:ゲート絶縁膜 19a,19b:ゲート電極 20:第1層間絶縁膜 21:ソース配線
 22:ドレイン配線 23:ゲート電極 31:ソース領域 32:ドレイン領域 34:チャネル形成領域
 35:ゲート電極 36:ソース配線 37:ドレイン配線 38:第1層間絶縁膜 39:第2層間絶縁膜
 40:画素電極 (陽極) 41:パシブ 42:EL層 43:陰極 44:保護電極 45:第1層間絶縁膜 46:第2層間絶縁膜

【図 3】


(A)




(B)




【図 4】



【図 5】




【図 6】




【図 7】

(A)




(B)




【図 8】


(A)




(B)




【図 9】




【図 1 0】




【図 1 1】



【図 12】




【図 13】




1301: 基板 1302: 陽極 1303: ハ'シ 1304a~1304c: EL層 1305: 陰極
1306: 保護電極 1307: ハ'リ層 1308: カ'-層 1309: 異方導電性フィム
1310: FPC

【図14】





1401: 基板 1402: 陽極 1403: パッド 1404a~1404c: EL層 1405: 陰極
 1406: 保護電極 1407: ガラス層 1408: パッド層 1409: 異方導電性フィルム
 1410: FPC

【図 15】



【図 16】



【書類名】 要約書

【要約】

【課題】 同一のマルチチャンバー内でE L層から陰極、バリア層およびカバー層までを連続的に処理することを課題とする。

【解決手段】 E L層及びカバー層を同一の成膜方法で形成させることにより、図1（A）に示すように、E L層、陰極、バリア層及びカバー層を連続的に同一のマルチチャンバーで形成することができる。以上により、図1（B）に示すようなE L素子を封止した構造を形成させることができる。

【選択図】 図1

出 願 人 履 歴 情 報

識別番号 [000153878]

1. 変更年月日	1990年 8月17日
[変更理由]	新規登録
住 所	神奈川県厚木市長谷398番地
氏 名	株式会社半導体エネルギー研究所